2025年，2nm芯片為何集體“跳票”

2025年的旗艦手機，都沒有搭載2nm芯片。

iPhone 17的A19和A19 Pro係列芯片采用台積電N3P工藝，即將亮相的聯發科天璣9500、高通第五代驍龍8至尊版，也將采用該工藝。

在沒有意外的時候，聯發科創造了一個意外。

日前，聯發科官宣2nm芯片（天璣9600）完成設計流片，成為首批采用該技術的公司之一，預計明年底量產。值得注意的是，他們在量產前整整一年就公布了這一進程，這個提前量確實非同尋常。

按主要手機廠商新品發布的時間推算，到2026年底，除了2nm的天璣9600，蘋果A20係列、高通第六代驍龍8至尊版以及三星Exynos 2600，都將導入2nm工藝。

可以確定，2nm的“熱戰”將在2026年集中開打，隻是台積電、三星為2nm預熱多年，為什麽蘋果iPhone 17的A19芯片沒用上？今年的“2nm戰爭”又為何沒打起來？

01 “做夢也沒想到，2nm需求比3nm還多”

2024年10月17日的業績會上，台積電總裁魏哲家談及2nm的需求，用了兩句話：“很多很多” 、“做夢都沒想到需求比3nm還多”。

這裏有一個問題：台積電今年4月1日才接受2nm訂單，下半年才開啟量產，為什麽2024年10月份魏哲家就能預知2nm的需求？

“台積電有非常頂尖的市場研究團隊，他們可以統合全球各行各業的需求，包括來自英偉達、特斯拉、AMD等等的需求，”前台積電建廠工程師吳梓豪說，“建一個代工廠大概需要4年，這涉及到產能的建設規劃，作為蘋果、英偉達這樣的fabless（無廠芯片設計公司）肯定要報訂單預測。”

吳梓豪也透露，站在fabless的角度，不僅要提前流片，做研發也要對接晶圓廠提供的平台和技術，這些也都是需求信息的來源。

此外，晶圓代工協議中的產能預測條款，會要求客戶向晶圓廠提供合理的訂單預測，以便於代工廠進行合理的產能調度，也能部分反映fabless的需求狀態。



根據TrendForce的數據，包括蘋果、AMD、英偉達、聯發科等都已預訂了台積電2nm的產能，相當一部分都是台積電前十大客戶，其中蘋果2024年更是25.18%的營收貢獻，成為台積電最大客戶。

上述客戶中，聯發科的量產時間已經宣布，而按照手機廠商的發布會安排，基本確認蘋果會率先拿到台積電2nm產能，AMD則在4月份台積電剛剛釋放產能時就宣布，在代碼名為“Venice”的下一代霄龍數據中心處理器上導入2nm工藝。

而對於英偉達來說，Rubin已經采用3nm，Rubin Ultra為四顆GPU Die合封（四顆晶粒集成到同一個封裝），封裝尺寸也不能再擴大，所以也會導入2nm。

一位業內人士透露，比特大陸也是台積電2nm工藝的客戶，有可能還會成為全球首發台積電2nm的fabless，“礦機ASIC相對容易（製造），先導入新節點還可以練練手，比特大陸有可能趕下半年出貨。”

相比台積電，有關三星2nm客戶的信息較少，除了自家Exynos 2600會搶到“全球首顆2nm芯片”標簽外，業內傳聞高通有可能在2nm節點上重回三星懷抱。

客戶需求史無前例的多，本質上還是3nm向2nm的跨越所帶來的性能提升。

台積電早期披露過N2節點的參數——對比第一代N3E，晶體管密度增加15％，同等功耗下性能提升10%-15％，同等性能下功耗降低25-30％。

聯發科“搶跑”2nm的新聞稿中，也基本佐證了上述數據的合理性。聯發科表示，台積電的增強版2nm製程技術與現有的N3E製程相比，邏輯密度增加1.2倍，在相同功耗下性能提升高達18%，並能在相同速度下功耗減少約36%。

一句話總結，2nm帶來的性能提升，讓主要fabless在這一節點上都躍躍欲試，但主要廠商的量產時間基本都在2026年。

02 台積電“掉鏈子”

2025年旗艦手機芯片上不了2nm，還是因為台積電“掉鏈子”。

按台積電規劃，2nm原定2025年年中開產能，目前節奏都在預期之中，隻是手機客戶如果想在2025年量產2nm芯片，預留的時間窗口太少。

“流片(tape out)到回片需要幾個月，回片後再進行功能、性能調試，一般性能都要調幾個月。”一位芯片設計從業者說。

也就是說，即便蘋果這樣的大客戶在2024年底完成A20芯片的流片和測試，也要等到今年6月份才能投片量產，無法趕上iPhone 17的備貨節奏，畢竟富士康的組裝線也要跑起來。

良率也是手機廠商今年不追2nm的另一個因素，隻是這個影響不及量產節奏的因素大，且不同fabless敏感程度也有差異。

3nm節點上，早期良率僅有60%左右，後期N3E和N3P才逐步爬坡至80%以上，2nm這個節點上同樣會走一遍這樣的過程。

“（2nm）產品導入的良率可能都超過了70%，慢慢爬升，明年到80%的水平。”前述業內人士預估。

早期良率低，價格也相對高，那些對價格敏感的客戶就會將量產規劃在良率爬升後，並且采用“晶圓交付”(wafer buy)的模式，否則量產越多虧損就越多，但價格因素不是絕對的攔路虎。

以蘋果為例，其與台積電簽訂的是“成品交付”（finished goods buy）協議，隻為良品芯片付款，隻要不是極低的良率，價格不會成為決定性因素，但在這個問題上，天風證券分析師郭明錤有另外一種看法，他認為蘋果雖然采購成品芯片，但采購成本實際上已經將不良芯片的成本包含在內。

“最好的證據是，新款 iPhone 使用的新處理器的成本每年都會大幅增加，今年的A17也不例外。”郭明錤說。

03 晶圓代工戰爭

海外晶圓廠目前都在攻關2nm量產，但在節點命名上略有差異，包括N2、20A、SF2、2nm等等，但各家“默契”地采用了全新的GAA晶體管架構，並在後續迭代上不約而同地規劃采用背麵供電技術。

額外說一句：背麵供電可以將電源連線和信號連線分開，轉移至集成電路背麵，降低電阻，提升晶體管密度，提高性能。



量產節奏上，三星、台積電等基本都在按時間表推進，反而原本最激進的英特爾，計劃2024年底就開放2nm產能，但由於技術挑戰、管理層變動等多重因素，最終取消了2nm（20A）工藝，18A（1.8nm）短期內不接外部新單，全力衝刺14A（1.4nm）工藝。

具體的產能方麵，據TrendForce透露，明年台積電預計有四座2nm晶圓廠滿負荷運轉，總月產能將達到6萬片晶圓。

前述業內人士則表示，“新竹科學園的Fab 20月產能至少6萬片，高雄的Fab 22預計月產能3萬片，明年2nm月產能至少9萬片-12萬片。”

而關於三星的產能，4月份TrendForce曾援引首爾經濟日報（SEDaily）的數據，稱其2nm的月產能為7000片晶圓。

2025年是2nm開產能的關鍵點，但這場晶圓代工戰爭可以往前倒推數年。

2021年10月，三星就在年度代工大會上宣布啟動2nm研發，並公布了相關的時間表、技術路線，而台積電更早，2019年6月就對外官宣進入研發階段，其曾在全球技術論壇上透露，計劃建立一條全新的2nm研發線，投入超過8000名工程師。



整體看，主流晶圓廠2nm節點的研發用時在4-6年之間。在這一階段，晶圓廠每年在研發上的資本開支普遍超過10億美元，台積電更是在2022年衝到了36億美元。

巨額的研發投入不僅體現在技術方案上，也體現在研發設備的爭搶之上，最典型的就是對ASML高數值孔徑（High NA）EUV的爭搶。

2022年，三星通過李在鎔訪問ASML，意圖爭奪先進光刻機設備，但最終全球首台單價接近4億美元的高數值孔徑EUV於2023年底被英特爾拿下，2024年英特爾再度接收了一台同型號光刻機。

相比英特爾和三星，台積電在最頂尖設備的爭搶上表現的比較保守，一度對ASML高管訪問台積電對接先進光刻機一事不為所動，但在對手們爭先搶購的背景下，魏哲家2024年也曾訪問過ASML，傳聞獲得了ASML“搭售優惠套餐”——高數值孔徑EUV給價格優惠，但要搭售部分老型號。

台積電研發副總張曉強多次表態高數值孔徑EUV太貴，“隻要我們繼續找到替代方案，就沒有必要用這台昂貴的設備。”

04 摩爾定律已死？

過去幾年，業內一直在討論摩爾定律已死的話題。

摩爾定律源自英特爾已故創始人戈登·摩爾。1965年，戈登·摩爾在《電子學》雜誌發表文章，預言半導體芯片上集成的晶體管和電阻數量將每年增加一倍。10年後的1975年，摩爾對自己的觀點做了修正，把“每年增加一倍”改為“每兩年增加一倍”。

自此之後的半個世紀，晶體管數量都遵循這一定律，直到7nm節點開始，時間從24個月延長到30個月。

7nm、5nm、3nm和2nm量產時間分別為2018年、2020年、2023年、2025年，平均都在30-36個月之間。業內普遍認為，未來1nm往後的節點，大概率拉長到40個月以上。

節奏拉長，直接會導致fabless的多代產品停留在一個大節點上。

以蘋果的A係列為例，過去基本兩年一個節點，比如A14B和A15B這兩代都是5nm，但A17 Pro、A18和A19，3nm節點停留了3年。

那接下來在2nm的製程上，會停留多久呢？

按照台積電的規劃，2nm節點有N2、N2P、N2X和升級版的A16（1.6nm）四個迭代，算上第二代GAA架構的A14（1.4nm）工藝，分別對應蘋果的A20、A21、A22、A23四代芯片。然後，2030年導入1nm工藝，量產A24係列芯片。

這意味著，從現在開始算起，從2nm時代跨越到1nm時代，至少要再等5年。

當然，節點升級主要對應名稱和線寬升級，不代表晶體管數量不會提升，比如3nm上本身就做了多個迭代，從N3、N3E、N3P等，每一代晶體管數量仍然有大幅度的提升。

TechNews此前做過統計，N3E相比於N3，同性能下功耗降低32%，同功耗下性能提升15%，N3P相比N3E，同性能下功耗下降5%-10%，同功耗下性能提升了5%。大致可以推算，同性能下，N3P功耗比N3降低約20%- 27%，同功耗下N3P性能比N3提升約26%- 36%。

從這個維度來看，摩爾定律仍然有效。

而且可以確定的是，未來晶體管的數量會不斷地提升，隻是這種提升不單純依賴工藝製程變化，也會重點依賴材料、封裝技術。

2024年4月份，前台積電董事長劉德音、台積電首席科學家黃漢森共同署名發表了一篇題為《How We’ll Reach a 1 Trillion Transistor GPU》（我們將如何打造1萬億晶體管的GPU），裏麵有一句話寫道：“過去 50 年來，半導體技術的發展就像走在隧道裏一樣。前麵的路很清晰，因為有一條明確的道路。每個人都知道需要做什麽：縮小晶體管。 現在，我們已經到達隧道的盡頭。從這裏開始，半導體技術將變得更加難以發展。然而，在隧道之外，還有更多的可能性。我們不再受過去的束縛。”