現在的年輕人是不是CAD用得太多了，想當初這不是都是EECS數字電路設計基本的作業題嗎

來源: gpu 於 2025-01-17 23:10:40 [] [博客] [舊帖] [給我悄悄話] 閱讀數 : (64 bytes)
本帖於 2025-01-17 23:17:55 時間, 由普通用戶 gpu 編輯

那時哪來的verilog 或vhdl， 都是純手工打造

所有跟帖： 

• 這個確實要用 Verilog。考察邏輯電路設計思維。 -滄海一粟-2006- ♂ 給 滄海一粟-2006 發送悄悄話 (0 bytes) () 01/18/2025 postreply 00:13:23

請您先登陸，再發跟帖！