現在的年輕人是不是CAD用得太多了，想當初這不是都是EECS數字電路設計基本的作業題嗎

來源: 於 2025-01-17 23:10:40 [博客] [舊帖] [給我悄悄話] 本文已被閱讀：次

那時哪來的verilog 或vhdl， 都是純手工打造