這裏討論的基礎是現有的光量子效率QE和SNR電路水平

來源: U96 於 2012-04-30 14:03:13 [檔案] [博客] [舊帖] [給我悄悄話] 本文已被閱讀：次 (630 bytes)

本文內容已被 [ U96 ] 在 2012-05-01 15:39:10 編輯過。如有問題，請報告版主或論壇管理刪除.

回答: 是否可以這麽理解由 bigpaopao 於 2012-04-30 13:49:28

通過這樣的在片ADC或分離ADC這樣的朝三暮四或暮四朝三的組合來達到最佳值。能夠引入的變量就是信號電平和噪聲電平這兩個。

最好的例子就是Nikon D3S和D4的對比。尼康D3S可以說是分離ADC下各級增益電路工藝的巔峰。說它在分離ADC架構下達到極限了，是因為SNR在分離ADC和增益電路中的讀出噪聲就是那個水平。尼康D4延用了同一架構，就是因為像素增加了30%結果就導致高ISO噪聲水平從D3S上的退步，因為SNR沒有進步，像元尺寸減小，信號電平下降，代價就是畫質受損。

至於你所說的新CMOS需要大大超過現有光量子效率的QE材料和工藝。會不會有突破？可能要知道現在的光電轉換效率已經達到50%了。這一維的技術發展路線極限會比其他的要來得快，因為能量必須守恒。