【華為正式發表半導體領域新定律，晶體管密度與係統性能通過邏輯折疊技術實現新突破】

【華為正式發表半導體領域新定律，晶體管密度與係統性能通過邏輯折疊技術實現新突破】今日，華為正式發表半導體領域新定律。“韜定律”提出以“時間縮微”替代“幾何縮微”，晶體管密度與係統性能通過邏輯折疊技術實現新突破。這是中國在全球半導體領域首次提出指導產業發展的新原則。預計到2031年，基於該定律的高端芯片晶體管密度將達到1.4納米製程的同等水平。（人民日報）

所有跟帖： 

• 說實話，沒看懂 -cn_abcd- ♂ (0 bytes) () 05/24/2026 postreply 18:26:25

• 是不是搞成3D的結構？ -chufang- ♀ (0 bytes) () 05/24/2026 postreply 18:32:47

• 好像不是。文中說的是“時間縮微” -cn_abcd- ♂ (0 bytes) () 05/24/2026 postreply 18:34:51

• 加油，多高一些晶體管，晶體管領域遙遙領先！ -川普總是贏01- ♂ (0 bytes) () 05/24/2026 postreply 18:45:07

• 為了糊弄政府，也隻有這樣說了。估計就是光纖連接，取代5nm以下的製程（5nm一下的製程受製裁沒法獲得），提高性能 -硬碼工- ♂ (48 bytes) () 05/24/2026 postreply 19:24:29