下一個芯片畫圖也會失業
所有跟帖:
• 熱門的EE方向危險, -未完的歌- ♂ (0 bytes) () 01/13/2025 postreply 07:52:07
• Cadence Virtuoso, analog/mixed-signal/RF IC design -瓜籽- ♂ (0 bytes) () 01/13/2025 postreply 07:57:53
• ModelSim for Verilog and VHDL simulation -瓜籽- ♂ (0 bytes) () 01/13/2025 postreply 08:00:10