先畫時序圖，用到pipeline 和 if -else， 以及 counter 的 concept，

來源: 於 2025-01-18 00:11:20 [舊帖] [給我悄悄話] 本文已被閱讀：次

10 分不到，就做出來了，這個用Verilog 實現。是個很好的訓練題。